এমবেডেড হার্ডওয়্যার ডিজাইনের ক্ষেত্রে, ডিডিআর পাওয়ার সার্কিট, একটি কোর পাওয়ার সাপ্লাই ইউনিট হিসাবে, সরাসরি চিপ কর্মক্ষমতা এবং দীর্ঘমেয়াদী ডিভাইস স্থিতিশীলতা প্রভাবিত করে। একটি উচ্চ কার্যকারিতা প্রসেসর হিসাবে,RK3588 লেআউট উপর কঠোর প্রয়োজনীয়তা রাখে, রাউটিং, এবং VCC_DDR পাওয়ার সার্কিটের উপাদান নির্বাচন। এই নিবন্ধটি, সরকারী নকশা বিশেষ উল্লেখ উপর ভিত্তি করে,পাঁচটি মূল মাত্রা থেকে ডিডিআর পাওয়ার সার্কিট ডিজাইনের মূল প্রযুক্তিগত দিকগুলি ভেঙে দেয়: তামার ঢালাই, ভায়াস, ডিসক্যাপলিং ক্যাপাসিটার, ট্রেস টোপোলজি এবং ট্রেস প্রস্থের মান, হার্ডওয়্যার ইঞ্জিনিয়ারদের জন্য স্ট্যান্ডার্ডাইজড ডিজাইন রেফারেন্স সরবরাহ করে।

I. VCC_DDR কপার ল্যামিনেশনঃ নিরবচ্ছিন্ন বিদ্যুৎ সরবরাহের পথ নিশ্চিত করার জন্য "বর্তমান প্রয়োজনীয়তা" উপর ফোকাস

তামার স্তরিতকরণ ডিডিআর পাওয়ার সার্কিটের "প্রধান শক্তি সরবরাহ ধমনী"। এর নকশা সরাসরি বর্তমান সংক্রমণ দক্ষতা এবং ভোল্টেজ ড্রপ নিয়ন্ত্রণ নির্ধারণ করে। দুটি মূল পয়েন্ট মনোযোগ প্রয়োজন:

• কার্যকর লাইন প্রস্থ গণনা অগ্রাধিকার

RK3588 পাওয়ার পিনের সাথে সংযোগকারী তামার স্তরিতকরণ চিপের সর্বাধিক বর্তমানের প্রয়োজনীয়তা পূরণ করতে হবে। The effective line width must be calculated in advance using the current-line width conversion formula (such as the IPC-2221 standard) to avoid localized overheating or voltage loss due to insufficient line width.

• অত্যধিক সেগমেন্টেশন এড়ানো

তামার ল্যামিনেশন পথের ভায়াস বর্তমান পথকে সেগমেন্ট করে।ভিয়াসের সংখ্যা এবং বন্টন নিয়ন্ত্রণ করা আবশ্যক যাতে সিপিইউ পাওয়ার পিনের সাথে সংযুক্ত প্রতিটি তামার স্তরিত পথ "সম্পূর্ণ এবং নিরবচ্ছিন্ন" হয় তা নিশ্চিত করতে, "প্রকাশিত বিরতি ছাড়া.

II. লেয়ার চেঞ্জ ভায়াস এবং জিএনডি ভায়াসঃ "কোয়ান্টিটি ম্যাচিং" ক্যাপাসিটর কার্যকারিতা বিচ্ছিন্ন করার মূল চাবিকাঠি

যখন VCC_DDR পাওয়ার সাপ্লাই পুনরায় চালিত করা প্রয়োজন, তখন "ভোল্টেজ হ্রাস এবং ডিসকপলিং সুরক্ষা" নীতি অনুসরণ করতে হবে, বিশেষ করেঃ

• পাওয়ার ভায়াসঃ "ঘন বিন্যাস" 9 বা তার বেশি

স্তর পরিবর্তন করার সময়, 0.5 * 0.3 মিমি স্পেসিফিকেশন সহ কমপক্ষে 9 পাওয়ার ভায়াস স্থাপন করা আবশ্যক। ভায়াসের সংখ্যা বৃদ্ধি করে প্যারাসাইটিক ইন্ডাক্ট্যান্স এবং প্রতিরোধ হ্রাস করে,স্তর পরিবর্তন দ্বারা সৃষ্ট ভোল্টেজ ড্রপ হ্রাস, এবং পাওয়ার অখণ্ডতা নিশ্চিত করে।

• জিএনডি ভায়াসঃ পাওয়ার ভায়াসের "পরিমাণ সমান"

ডিসকপলিং ক্যাপাসিটরগুলির জন্য গ্রাউন্ডিং ভায়াসের সংখ্যা সংশ্লিষ্ট পাওয়ার ভায়াসের সংখ্যার সাথে মিলতে হবে। অপর্যাপ্ত জিএনডি ভায়াসগুলি ক্যাপাসিটর লুপ প্রতিরোধের বৃদ্ধি করবে,পাওয়ার সাপ্লাই গোলমালকে দমন করার জন্য ডিসকপলিং ক্যাপাসিটরের ক্ষমতা উল্লেখযোগ্যভাবে দুর্বল করে এবং ডিডিআর সিগন্যালের স্থিতিশীলতাকে প্রভাবিত করে.

III. ডিসকপলিং ক্যাপাসিটর বিন্যাসঃ "প্রক্সিমিটি নীতি + সুনির্দিষ্ট সারিবদ্ধতা" গোলমাল দমনকে সর্বাধিক করে তোলে

ডিসকপলিং ক্যাপাসিটারগুলি ডিডিআর পাওয়ার সাপ্লাইগুলির জন্য "শব্দ ফিল্টার" হিসাবে কাজ করে।তাদের অবস্থান সরাসরি ফিল্টারিং দক্ষতা নির্ধারণ করে এবং নিম্নলিখিত স্পেসিফিকেশনগুলি কঠোরভাবে মেনে চলতে হবে (আরো স্পষ্ট বোঝার জন্য ডায়াগ্রাম দেখুন):

• কোর পিন ক্যাপাসিটরঃ সঠিক ব্যাকসাইড সারিবদ্ধতা

যেমনটি "চিত্রঃ RK3588 চিপ VCC_DDR পাওয়ার পিন ডিসকপলিং ক্যাপাসিটরগুলির স্কিম্যাটিক ডায়াগ্রাম" তে দেখানো হয়েছে," RK3588 এর VCC_DDR পাওয়ার পিনের কাছাকাছি বিচ্ছিন্নকরণ ক্যাপাসিটারগুলিকে সেই পাওয়ার পিনের সাথে সামঞ্জস্যপূর্ণ PCB এর পিছনে স্থাপন করা উচিতএটি পিন এবং ক্যাপাসিটরের মধ্যে সংক্ষিপ্ততম পথ সংযোগ অর্জন করে, দ্রুত পিনের কাছাকাছি উচ্চ ফ্রিকোয়েন্সি গোলমাল শোষণ করে।

• জিএনডি প্যাড ক্যাপাসিটরঃ চিপের কেন্দ্রীয় জিএনডি পিনের "নিকট"

ডিসক্যাপলিং ক্যাপাসিটরগুলির জিএনডি প্যাডকে আরকে 3588 চিপের কেন্দ্রীয় জিএনডি পিনের যতটা সম্ভব কাছাকাছি স্থাপন করা উচিত যাতে গ্রাউন্ডিং পথটি সংক্ষিপ্ত করা যায়, গ্রাউন্ডিং প্রতিবন্ধকতা হ্রাস করা যায়,এবং গ্রাউন্ডিং লুপ মাধ্যমে অন্যান্য সংকেত থেকে সংযোজন থেকে গোলমাল প্রতিরোধ.

• অন্যান্য ক্যাপাসিটরঃ "চিপ কাছাকাছি" বিন্যাস

"চিত্র" এর লেআউট লজিক অনুসরণ করে, নন-কোর পিনের জন্য অবশিষ্ট ডিসক্যাপলিং ক্যাপাসিটরগুলিকে RK3588 চিপের যতটা সম্ভব কাছাকাছি স্থাপন করা উচিতঃপাওয়ার সাপ্লাই পিনের পিছনে ডিসকপলিং ক্যাপাসিটর স্থাপন, " নিশ্চিত করে যে সমস্ত ক্যাপাসিটার কার্যকরভাবে পাওয়ার বাস উপর গোলমাল দমন।

IV. পাওয়ার পিন রুটিংঃ "একটি গর্ত, এক পিন + টাইল টপোলজি" বর্তমান বিতরণ অপ্টিমাইজ করে

RK3588 এর VCC_DDR পাওয়ার পিন রুটিংয়ের জন্য একটি "নিখুঁত মেলে + টপোলজি অপ্টিমাইজেশান" নকশা প্রয়োজন। নির্দিষ্ট স্ট্যান্ডার্ডগুলি নিম্নরূপঃ

• পিন এবং ভায়া: এক-এক চিঠিপত্র:

প্রতিটি ভিসিসি_ডিডিআর পাওয়ার পিনকে একটি স্বতন্ত্র মাধ্যমে সংশ্লিষ্ট হতে হবে যাতে অসামঞ্জস্যপূর্ণ বর্তমান বিতরণ এবং একাধিক পিনের মাধ্যমে বিদ্যুৎ সরবরাহের কারণে স্থানীয় বিদ্যুৎ ঘাটতি এড়ানো যায়।

• শীর্ষ স্তরের রুটিংঃ

টাইল ক্রস-কানেকশনঃ "চিত্র VCC_DDR & VDDQ_DDR পাওয়ার পিন 'টাইল' চেইন" এ দেখানো হয়েছে, উপরের স্তরের রাউটিং একটি 'টাইল' টপোলজি ব্যবহার করতে হবে। ক্রস-কানেকশন অভিন্ন বর্তমান বিতরণ অর্জন করে।বর্তমান বহন ক্ষমতা এবং রুটিং স্পেস প্রয়োজনীয়তা ভারসাম্য বজায় রাখার জন্য ট্র্যাক প্রস্থ 10 মিলিমিটারে নিয়ন্ত্রণ করার পরামর্শ দেওয়া হয়.

• LPDDR4x মোডঃ ডেডিকেটেড সংযোগ সমাধান

LPDDR4x মেমরির সাথে RK3588 ব্যবহার করার সময়, "চিত্রঃ RK3588 Chip LPDDR4x Mode VCC_DDR/VCC0V6_DDR Power Pin Routing and Vias" must be followed to adapt to the power supply characteristics of LPDDR4x and ensure the stability of high-frequency memory operation.

V. ট্র্যাক প্রস্থ এবং তামার কভারেজঃ জোনাল ম্যানেজমেন্ট, ভারসাম্য বর্তমান এবং স্থান

VCC_DDR পাওয়ার সাপ্লাইয়ের ট্র্যাক প্রস্থ এবং তামার কভারেজকে "সিপিইউ এলাকা" এবং "পেরিফেরাল এলাকা" অনুযায়ী ডিজাইন করা উচিত, অন্য সংকেত রুটিংয়ের সাথে সমন্বয় করে।নিম্নলিখিত বিশেষ প্রয়োজনীয়তা রয়েছেঃ:

• হার্ড ট্র্যাক প্রস্থের মান

1. সিপিইউ এলাকা (পাওয়ার পিনের চারপাশে): চিপ পিনের কেন্দ্রীয় বিদ্যুৎ সরবরাহের বর্তমান প্রয়োজনীয়তা পূরণের জন্য ট্র্যাকের প্রস্থ 120 মিলির কম হতে পারে না;
2. পেরিফেরিয়াল এরিয়া (পাওয়ার ইনপুট থেকে সিপিইউ পর্যন্ত পথ): দীর্ঘ দূরত্বের উপর ভোল্টেজ হ্রাস কমাতে ট্র্যাক প্রস্থ 200 মিলির কম হতে পারে না।

• কপার কভারেজের পছন্দসই নকশা

যতবার সম্ভব পাতলা পদচিহ্নের পরিবর্তে বড় এলাকার তামার কভারেজ ব্যবহার করুন। তামার এলাকা বাড়ানো ইম্পেড্যান্স এবং ভোল্টেজ ড্রপকে আরও হ্রাস করে, বিদ্যুৎ সরবরাহের স্থিতিশীলতা উন্নত করে।

• অন্যান্য সংকেত এড়ানো

নন-ডিডিআর পাওয়ার সাপ্লাই সিগন্যাল ভায়াসগুলি নিয়মিতভাবে স্থাপন করা উচিত এবং এলোমেলোভাবে স্থাপন করা এড়ানো উচিত।" এই ক্ষমতা তামা ঢেউ জন্য পর্যাপ্ত জায়গা অনুমতি এবং vias দ্বারা সৃষ্ট মাটি তামা ঢেউ ক্ষতি কমাতে হয়, গ্রাউন্ড প্লেনের অখণ্ডতা নিশ্চিত করে (চিত্র দেখুন) ।

সংক্ষিপ্তসারঃ ডিডিআর পাওয়ার সার্কিট ডিজাইনের "কোর লজিক"

RK3588 ডিডিআর পাওয়ার সার্কিট ডিজাইনের মূল উদ্দেশ্য হল "নির্ভুল বর্তমান নিয়ন্ত্রণ, সর্বনিম্ন পথ প্রতিবন্ধকতা,এবং কার্যকর গোলমাল নিষ্কাশনএই পাঁচটি মূল পয়েন্ট একে অপরের সাথে সংযুক্ত।ডিভাইস ক্র্যাশ মত সমস্যা এড়াতে প্রতিটি ধাপ কঠোরভাবে স্পেসিফিকেশন মেনে চলতে হবে, স্মৃতি ত্রুটি, এবং বিস্তারিত অবহেলার কারণে কর্মক্ষমতা ওঠানামা।

হার্ডওয়্যার ইঞ্জিনিয়ারদের জন্য, প্রকৃত নকশায়, প্রকৌশল অনুশীলনের সাথে স্পেসিফিকেশনগুলি একত্রিত করা প্রয়োজন,প্রকৃত দৃশ্যকল্প যেমন PCB স্তর সংখ্যা এবং বিন্যাস স্থান বিবেচনা করে, একই সাথে সিমুলেশন সরঞ্জাম ব্যবহার করে (যেমন আলটিয়াম ডিজাইনার) ।পাওয়ার ইন্টিগ্রিটি বিশ্লেষণ ফাংশন ডিজাইন কার্যকারিতা যাচাই করে এবং চূড়ান্ত পণ্য নির্ভরযোগ্যতা এবং স্থিতিশীলতা নিশ্চিত করে.